

北京邮电大学 2006—2007 学年第二学期

《数字电路与逻辑设计》考试试题

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。								
考 试 课 程	数字电路与逻辑 设计			考试时间		2007 年 6 月 3 日			
题号	一	二	三	四	五	六	七	八	总分
满分	10	20	10	15	15	10	10	10	100
得分									
阅 卷 教 师									

一. 判断题：(10 分)（在本题下方的表格中对应题号填入√或×）

1. 电路的输出仅取决于电路当前的输入，该电路为组合逻辑电路。
2. 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
3. TTL 与非逻辑门的某输入端悬空时，可认为输入是逻辑“1”。
4. 若让 TTL 电路的某输入端接低电平，可直接接地或通过任意阻值的电阻接地。
5. OC 门的输出相互连接并接上拉电阻后，实现“线或”功能。
6. 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的状态。
7. 4 个触发器不一定能够构成长度为 11 的移位型序列信号发生器。
8. 状态简化中，若 S1、S2 两状态的输出不同，则 S1、S2 两状态肯定

不等价。

9. 实现模值为 11 的计数器至少需要 4 个触发器。
10. TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。

1	2	3	4	5	6	7	8	9	10
√	×	√	×	×	√	√	√	√	×

二. 选择填空题（20 分，每空 2 分）（将正确答案填入 本题下方的表格中，可能为多选题。）

1. 若输入 AB 均为 1 时，输出 $F=0$ ，否则输出 $F=1$ ，输入和输出之间的逻辑关系为：（ **C** ）。

（A）异或 （B）同或 （C）与非 （D）或非

2. 在图 2-1 的 TTL 门电路中，输出为高电平的有（ **D** ）




图 2-1

3. JK 触发器在时钟脉冲的作用下，如果要使 $Q^{n+1} = \overline{Q^n}$ ，则输入信号 JK 应为 **ACD**。

A, $J = K = 1$ B, $J = Q^n$, $K = \overline{Q^n}$

C, $J = \overline{Q^n}$, $K = Q^n$ D, $J = \overline{Q^n}$, $K = 1$

4. 函数 $F = (A + B + \overline{C})(\overline{A} + D)(C + D)(B + D)$ 的最简或与式为：
（ **A** ）

(A) $F = (A + B + \overline{C})(\overline{A} + D)(C + D)$ (B) $F = (A + B + \overline{C})(\overline{A} + D)$

(C) $F = ABC + \overline{AD} + CD$ (D) $F = ABC + \overline{ACD} + BCD$

5. 已知某 TTL 门电路的输出端最大灌电流负载能力为 4mA，最大拉电流负载能力为 2mA。其输入端低电平的输入最大电流为-1mA(流出输入端)，输入端高电平时的输入最大电流为 0.1mA(流入输入端)，该门电路的扇出系数为：(B)

(A) 40 (B) 4 (C) 20 (D) 2

6. 十进制数 58 对应的等值二进制数是 B

(A) $(101011)_2$ (B) $(111010)_2$ (C) $(110011)_2$ (D) $(100010)_2$

7. 用以下 C 电路构成模 8 计数器时，实现脉冲分配器的译码电路最简单?

(A)同步计数器 (B)异步计数器 (C)环形计数器 (D)扭环形计数器

8. 逻辑函数

$$F = (A + B + C)(A + B + \overline{C})(A + \overline{B} + C)(A + \overline{B} + \overline{C})(\overline{A} + B + C) =$$

(B、D)。

(A) $\prod_M(1,2,3,4)$ (B) $\sum_m(5,6,7)$ (C) $\sum_m(1,2,3,4)$ (D) $A(B + C)$

9. 逻辑函数为 $F(A, B, C, D) = \sum(1,3,4,5,6,8,9,12,14)$ ，判断当输入变量 ABCD 分别从：(1) 0110→1100，(2) 0111→0010 变化时是否存在功能冒险。

(A) . 不存在，存在 (B) . 存在，存在

(C) . 存在，不存在 (D) . 不存在，不存在

10. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此应该把时钟信号引入触发器的特征方程，对于 D 触发器，正确的是：(A)

A. $Q^{n+1} = D \cdot CP + Q^n \cdot \overline{CP}$; B. $Q^{n+1} = D \cdot CP$;

C. $Q^{n+1} = D + CP$; D. $Q^{n+1} = D$

1	2	3	4	5	6	7	8	9	10
C	D	ACD	A	B	B	C	B,D	A	A

三. 组合逻辑分析设计 (10 分)

逻辑电路见图 3-1，输入变量为 A、B、C、D (包括反变量)，

输出端为 F。要求：

- (1) 根据逻辑图写出输出 F 的表达式。
- (2) 采用卡诺图法简化该电路，写出最简与或表达式。
- (3) 用最少的或非门实现上述逻辑函数，画出逻辑图。





图 3-1

答案

(1) ($F = BD + \overline{\overline{A}BD} + \overline{ABD} + BCD$) (3 分)

(2) ($F = D + BC$) (4 分)

(3) (3 分)



四. 中规模组合逻辑分析及状态机设计 (15 分)

1. 中规模组合逻辑分析 (10 分)

由 3: 8 线译码器和与非门构成的函数发生器如图 4-1 所示，译码器输出为低电平有效。写出函数 F_1 、 F_2 的最小项表达式。




图 4-1

答案:

$$F_1 = \overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_3} \cdot \overline{Y_7} = \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C + A \cdot B \cdot C$$


$$F_2 = \overline{Y_3} \cdot \overline{Y_5} \cdot \overline{Y_6} \cdot \overline{Y_7} = A \cdot \overline{B} \cdot C + A \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C + A \cdot B \cdot C$$

每个表达式各 5 分

2. 状态机设计(5 分)

设计一个 3 位串行数据奇偶检测器，仅当输入到第三位且为奇数个 1 时，输出 Z=1。其他情况下 Z=0（代码不重叠使用）。画出原始状态转移图（不用状态简化）。

答案：（答案如下图，给 5 分。若标注输出、输入有错误，根据错误多少扣 1-3 分）。



五. 中规模组合逻辑设计（15 分）

试用八选一数据选择器实现表 5-1 所示的逻辑功能。数据选

择器的 $A_2A_1A_0$ 为地址输入端， $D_0\sim D_7$ 为数据输入端，要求使用 $A_2A_1A_0$ 分别接输入信号 ABC 。数据选择器的输出逻辑函数式为：

$$\begin{aligned}
 Y &= D_0(\overline{A_2} \cdot \overline{A_1} \cdot \overline{A_0}) + D_1(\overline{A_2} \cdot \overline{A_1} A_0) + D_2(\overline{A_2} A_1 \overline{A_0}) \\
 &\quad + D_3(\overline{A_2} A_1 A_0) + D_4(A_2 \overline{A_1} \cdot \overline{A_0}) \\
 &\quad + D_5(A_2 \overline{A_1} A_0) + D_6(A_2 A_1 \overline{A_0}) + D_7(A_2 A_1 A_0)
 \end{aligned}$$

要求完成：（1）在给出的真值表中填入输出值（表 5-2）；
 （2）在图 5-1 所示片脚图上标明 $D_0\sim D_7$ 的输入信号。

表 5-1

A	B	Z
0	0	$\overline{CD}$
0	1	$\overline{C + D}$
1	0	$C \oplus D$
1	1	$\overline{C \oplus D}$





表 5-2

A B C D	Z
0 0 0 0	
0 0 0 1	
0 0 1 0	
0 0 1 1	
0 1 0 0	
0 1 0 1	
0 1 1 0	
0 1 1 1	
1 0 0 0	
1 0 0 1	
1 0 1 0	
1 0 1 1	
1 1 0 0	
1 1 0 1	
1 1 1 0	
1 1 1 1	

图 5-1

答案:

A B C D	Z
0 0 0 0	1
0 0 0 1	1
0 0 1 0	1
0 0 1 1	0
0 1 0 0	1
0 1 0 1	0
0 1 1 0	0
0 1 1 1	0
1 0 0 0	0
1 0 0 1	1
1 0 1 0	1
1 0 1 1	0
1 1 0 0	1
1 1 0 1	0
1 1 1 0	0
1 1 1 1	1



六. 同步时序电路分析（10 分）

图 6-1 为一同步时序电路，

- (1) 作为计数器时，该电路为几进制计数器？
- (2) 作出状态转移图。
- (3) 能否自启动？
- (4) 作为序列信号发生器时，从 Q_2 输出的信号序列是什么？（设初始状态为 000）





图 3-8

答案：

- (1) 5 进制 (3 分)
- (2) 能自启动 (2 分)
- (3) 状态转移图：(2 分)



- (4) 输出序列为：00011，00011，(3 分)


七. 中规模时序逻辑设计 (10 分)

74LS561 为四位二进制同步加法计数器。功能表如表 7-1 所示 (Q_D 为高位输出)。其中 $\overline{OC}$ 为输出高阻控制端， $\overline{RCO}$ 为与时钟同步的进位输出，进入 1111 状态后由 $\overline{RCO}$ 端输出负脉冲。


表 7-1 74LS561 功能表

$\overline{OC}$	$\overline{SLOAD}$ $\overline{ALOAD}$	$\overline{SCLR}$ $\overline{ACLR}$	CP	D C B A	$Q_D Q_C Q_B Q_A$
1	X X	X X	X	X X X X	高阻
0	0 1	1 1	↑	d c b a	d c b a
0	X 0	1 1	X	d c b a	d c b a
0	X X	0 1	↑	X X X X	0 0 0 0
0	X X	X 0	X	X X X X	0 0 0 0
0	1 1	1 1	↑	X X X X	加法计数

请使用最少外围逻辑器件，采用同步预置法、异步复位法分别实现九进制计数器，在对应的图上画出连接线；标出控制端的电平、预置法 ($\overline{RCO}$ 作为预置控制信号) 实现时的预置值；采用复位法实现计数器时，外部器件要求使用与非门。




同步预置




异步复位

答案:



有 10 个端口需要标注或连接，每个端子正确给 0.5 分



有 5 个端口需要标注，每个端子正确给 0.5 分，与非门连接正确给 2.5 分。

八. 序列信号发生器分析 (10 分)

图 8-1 为四位二进制可逆计数器 74LS169 和数据选择器构成的序列信号发生器，表 8-1 为 74LS169 的功能表（ $\overline{RCO}$ 为进位/借位输出）。

（1），分析下图中 74LS169 构成的计数器的计数周期，并画出状态转移图。

（2），写出输出端 Y 的信号输出序列。

表 8-1 74LS169 的功能表

$\overline{ENP} + \overline{ENT}$	U/ $\overline{D}$	$\overline{LOAD}$	CLK	$Q_D \ Q_C \ Q_B \ Q_A$
1	φ	1	φ	保持原状态
0	φ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数
0	0	1	$\uparrow$	减计数





图 8-1

答案：（1）周期＝14（3 分），使用状态为：2→3→4→5→6→7→8→9→10→11→12→13→14→15→2（2 分）



(2) 输出: 01001100010111..... (5 分)